


18.1 (用门电路的组合逻辑电路设计) 设计三变量的奇数检测逻辑电路 (三变量中 1 的个数为奇数时, 电路输出为 1), 写出真值表, 写出输出表达式并用逻辑代数化简, 用异或门实现, 画出电路图。(参考例17.4)

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
1	0	0	1
1	1	0	0
1	1	1	1
0	1	1	0
1	0	1	0

$$\begin{aligned}
 Y &= \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC \\
 &= \bar{A}(\bar{B}C + B\bar{C}) + A(\bar{B}\bar{C} + BC) \\
 &= A \oplus (B \oplus C)
 \end{aligned}$$




18.2 (用门电路的组合逻辑电路设计) 设计出能判断 A 、 B 两数大小的比较电路。

$A = a_1a_0$, $B = b_1b_0$, 当 $A \geq B$ 时, 电路输出 $Z=1$, 否则输出 $Z=0$ 。写出真值表, 并用卡诺图化简, 写出化简后的表达式, 并用门电路实验, 画出电路图。




a_1	a_0	A	b_1	b_0	B	Z
0	0	0	0	0	0	1
0	0	0	1	0	0	1
0	0	0	0	1	0	1
0	0	0	1	1	1	0
0	1	0	0	0	0	1
0	1	0	0	1	0	1
0	1	0	1	0	0	1
0	1	0	1	1	1	0
1	0	0	0	0	0	1
1	0	0	0	1	0	1
1	0	0	1	0	0	1
1	0	0	1	1	1	0
1	1	1	0	0	0	1
1	1	1	0	1	0	1
1	1	1	1	0	0	1
1	1	1	1	1	1	1



$$Z = \overline{b_1} + \overline{b_0} + a_1a_0$$

$$Z = \overline{b_1b_0} + a_1a_0$$

$$= a_1a_0 + \overline{b_1b_0}$$



18.3 (用门电路的组合逻辑电路设计) 根据教材 P218 表 18.10 的七段数码管显示译码电路的真值表, 设计输出端 f 的逻辑电路 (就是实现译码器输出端 Y_f 的逻辑电路), 用与非门实现, 画出逻辑电路图。

DC \ BA	00	01	11	10
00	1	0	0	0
01	1	1	0	1
11	ϕ	ϕ	ϕ	ϕ
10	1	1	ϕ	ϕ

$$f = (D \oplus C) \bar{B} + \bar{B} \bar{A} + \bar{A} C = \overline{D + C \bar{B} + \bar{B} \bar{A} + \bar{A} C}$$

$$= \overline{\bar{D} \cdot \bar{C} \bar{B} \cdot B \bar{A} \cdot A \bar{C}}$$

